ANEXO I . Etapa Descrição da etapa produtiva Pontos Totais . I Projeto de Desenvolvimento no País - Portaria MCT nº 950, de 12 de dezembro de 2006, ou Portaria MCTIC nº 1.309, de 19 de dezembro de 2013, ou Portaria MCTIC nº 356, de 19 de janeiro de 2018, ou Portaria MCTIC nº 3.303, de 25 de junho de 2018, ou Portaria MCTI nº 4.514, de 2 de março de 2021. 80 . II Investimento adicional em PD&I, inclusive software, sendo 1% investido adicionalmente em PD& para cada 35 pontos, limitado a 226 pontos. 226 . III Desenvolvimento do software embarcado de baixo nível (firmware) da placa responsável pela função de processamento central ou das memórias. 10 . IV Corte do wafer, encapsulamento e teste dos Processadores Principais ou corte do substrato, encapsulamento e teste dos Componentes Semicondutores de Alta Integração System in Package com função de Processamento (CPU). 83 . V Laminação e corte das placas de vidro e encapsulamento das células de vidro polarizadas. 83 . VI Incorporação de capacidade de recepção de sinais de TV Digital do tipo SBTVD. 12 . VII Incorporação do Middleware Ginga. 6 . VIII Encapsulamento das pastilhas de identificação por radiofrequência (RFID). 7 . IX Injeção, moldagem ou outro processo de conformação (impressão 3D) ou estampagem das carcaças dos gabinetes. 39 . X Furação, transferência de imagem, corrosão, acabamento mecânico e teste elétrico das placas de circuitos impressos que implementem a função de processamento central. 9 . XI Montagem e soldagem de todos os componentes nas placas que implementem a função de processamento central. 72 . XII Montagem e soldagem de todos os componentes na placa que implemente a função de conversor CA/CC com enrolamento da bobina ou inserção e soldagem dos pinos na placa multicamada do transformador, integração final e testes. 98 . XIII Corte, decapagem, crimpagem ou soldagem dos cabos de dados. 75 . XIV Montagem e soldagem de todos os componentes na placa de controle e integração com a célula de carga do acumulador elétrico. 95 . XV Corte do wafer, encapsulamento e teste dos circuitos integrados de memória. 430 . XVI Integração final. 62 . XVII Testes. 11 . Total 1.398 ANEXO II . 2029 em diante Período 2024 a 2025 2026 a 2028 . 596 Meta 531 571
SEPEC/ME/SEXEC/MCTI Nº 12.354 E Nº 12.357, DE 18 DE OUTUBRO DE 2021. (parte 2 de 2)
Publicado no Diário Oficial da União, seção 1, em , página 26. Órgão: Ministério do Desenvolvimento, Indústria, Comércio e Serviços — SECRETARIA DE DESENVOLVIMENTO INDUSTRIAL, INOVAÇÃO, COMÉRCIO E SERVIÇOS. Todos os atos de 07/06/2024